半导体制造工艺流程有哪些内容（半导体制造工艺流程有哪些步骤）

您听说过“Faless、tape-out、MPW、CP.”吗？如果你的反应是“哇，这是什么神秘的知识？”那么打开这篇文章你会发现一个宝藏！半导体行业是一个充满神奇和神秘的世界。它每天都在创造神奇的小芯片，让你的手机更耀眼，让你的电脑更快，让你的汽车更智能。行业中的“俚语”就像行业奇才之间的秘密信号。在外界看来这像是一种咒语，但在“巫师”中却是日常的问候。

嗯，没错，这是一本半导体“魔法书”，里面包含了这个行业的各种“魔法”。无论你想成为半导体“奇才”还是只是想与朋友们炫耀你的新知识，你都不能错过这篇文章！

Foundry：“Foundry”（或“代工厂”）是指为客户提供半导体制造服务的公司。与拥有并运营自己的制造能力的集成器件制造商（IDM）不同，Foundry不参与芯片的设计，而只负责根据客户提供的设计进行生产。

典型的代工模式是这样的：一家芯片设计公司（可能是一家没有自己制造设施的小公司，或者是一家选择外包部分或全部制造工作的大公司）将为芯片创建一个设计，然后将设计交给铸造厂制造。

台湾积体电路制造公司（TSMC）：全球最大的纯晶圆代工厂。

Tape out：也可称为“Tape out”，指的是“试产”。也就是说，老师设计完电路后，制作了几十块进行测试。

当我们说芯片设计已经“流片”时，意味着设计已经完成并已发送到代工厂进行制造。简而言之，流片是将数字设计转换为实际芯片的过程。

流片过程包括以下主要步骤：

设计验证：确保设计符合规格且没有明显错误。

物理验证：检查设计是否可以成功制造，包括DRC（设计规则检查）和LVS（布局与原理图）检查。

生成掩模数据：根据设计数据生成用于光刻工艺的掩模。

发送至代工厂：将最终设计数据发送至半导体制造商或代工厂，开始生产流程。

流片完成后，代工厂开始生产过程并最终交付物理芯片。

ASIC：（Application-Specific Integrated Circuit）是“专用集成电路”的缩写。顾名思义，它是为一种特定应用或目的而设计的集成电路，而不是为多种应用或广泛的目的而设计的。

与其他类型的集成电路相比，ASIC 通常在性能、功耗和/或尺寸方面具有优势，但设计和生产成本可能更高。它是为特殊用途而设计的集成电路。它是指为满足特定用户和特定电子系统的需要而设计和制造的集成电路。它需要从头开始定制。

FULL MASK：意思是“全面掩模”，即制造过程中的所有掩模都服务于某种设计。

掩模：在半导体制造中，掩模是覆盖有图案材料（例如光刻胶）的透明片（通常是玻璃或石英片），可以选择性地阻挡光线。它在光刻工艺中发挥着关键作用，使芯片制造商能够有选择地暴露硅晶圆上的特定区域以进行进一步处理。光刻工艺中使用掩模，使制造商能够选择性地暴露硅晶圆上的特定区域，以进行进一步处理，例如掺杂或沉积材料。

多层工艺：半导体制造中的“全掩模”（Full Mask或Full Mask Set）是指生产特定集成电路所需的全套掩模。现代集成电路由多层组成，每一层都需要一个或多个专用掩模来定义其图案。因此，为了制造完整的芯片，通常需要一系列掩模。

成本：制作完整掩模组是一个昂贵的过程，尤其是在先进的工艺节点上。这是初创公司和小型设计团队在选择先进工艺时需要考虑的主要成本。

设计到掩模的转换：设计团队完成的电路设计最终将通过一系列工具和步骤转换为掩模数据。这些步骤包括布局、物理验证、掩模准备等。

多版本问题：由于半导体设计的复杂性，可能需要对设计进行多次迭代和修订，并且每次修订可能需要新的掩模组。因此，最大限度地减少错误并避免额外的掩模制造至关重要。

MPW：也称为多项目晶圆或共享晶圆服务，是一种用于降低半导体制造成本的策略，特别是对于小批量或实验性芯片设计。

使用相同工艺的多个集成电路设计在同一晶圆上流片。制造完成后，每个设计可以获得数十个芯片样品。由于半导体制造成本高昂，许多公司和研究机构可能无力为其新的或实验性芯片设计制造专用晶圆。 MPW 服务允许多个客户或项目共享同一个晶圆，每个客户只需为其设计占用的部分付费。

Shuttle：Shuttle服务通常与半导体行业中的MPW（Multi-Project Wafer）服务相关，指多个客户或设计项目共享同一个晶圆的服务。晶圆厂每年会在固定时间发布次年的MPW时间表，各公司可根据直接需求报名上车。一般来说，工艺越先进，MPW安排的频率越高。比较成熟的大尺寸工艺可能不会一年安排一次。

MPW与其他厂商共用一个掩模，而FULL MASK则独占一个掩模。主要原因是MASK（掩模）比较贵。例如40nm MASK约为500万个，而28nm MASK约为1000万个，14nm MASK约为2500万个。 MPW 的问题是它按面积收费。比如40nm的3mm*4mm大概50万元左右等等。

如果芯片出现故障，MASK的钱就浪费了，所以先做MPW也是分散风险的一种方式。

晶圆：

在半导体行业中，晶圆是整个芯片制造工艺的基础。它是一种超薄硅片，用于制造集成电路(IC) 或芯片。以下是有关晶圆的一些核心信息：

材料：虽然“硅晶圆”是最常见的，但晶圆也可以由其他材料制成，例如碳化硅、硅锗、砷镓等，具体取决于应用。

尺寸：晶圆的直径随着时间的推移逐渐增大，从最初的几厘米到现在的300毫米以上。增加晶圆尺寸可以提高生产效率，但也增加了制造挑战。

制造：晶圆是从硅晶体上切下来的。这种硅晶体（称为硅锭）是在特殊设备中通过拉晶等工艺生长的。然后将这些锭切成薄片，也就是我们所说的晶圆。

加工：晶圆被切割并经过必要的初步加工（例如抛光）后，它们会进入半导体制造设备进行多个工艺步骤，包括沉积、蚀刻、离子注入和光刻。

集成电路：每个晶圆上生产数千个芯片，具体数量取决于芯片的尺寸和晶圆的直径。所有工艺步骤完成后，晶圆被切割成单独的芯片，然后进行封装和测试。

缺陷：由于制造工艺的复杂性，晶圆上的某些区域可能存在缺陷。具有这些缺陷的芯片在后续测试中会被标记并被丢弃。

一般来说，晶圆是半导体制造工艺中最基本的部分。它为芯片的生产提供物理平台。在这片硅片上执行数百个处理步骤，从而形成高度复杂的集成电路。

Die：晶圆上的单个晶圆体，俗称芯片。在半导体行业中，芯片（通常称为“芯片”）是从包含完整功能电路或系统的晶圆上切下的单个片段。

定义：芯片是从晶圆上切下的单个正方形或矩形片段。每个芯片都包含一个集成电路，旨在执行特定功能，例如微处理器、存储器、传感器等。 晶圆上的多个芯片：晶圆通常包含数百或数千个芯片，具体取决于芯片的尺寸和芯片的直径。晶圆。

良率：由于制造过程中的缺陷或其他问题，并不是每个Die都是完好无损的。良率（或收获率）是指从晶圆中获得良好Die 的百分比。

尺寸和形状：模具的尺寸和形状取决于其功能和设计。例如，高性能微处理器Die可能比简单的传感器Die大得多。

成本：Die的成本取决于其复杂程度、采用的技术节点、晶圆成本、良率等因素。

简而言之，Die是集成电路制造过程的最终产品。它包含使其能够完成其预期功能的所有晶体管、电路和连接。这些Die经过进一步的封装和测试后，将被集成到各种电子产品中。

芯片：在电子和半导体行业，“芯片”是一个非常常见的术语，指的是集成电路（IC）的另一个名称。芯片是小型半导体器件，包含数千甚至数十亿个晶体管，能够执行各种电子任务和功能，即封装芯片。

良率：良率是指完成所有工艺步骤后合格芯片数与整个晶圆上有效芯片数的比率。芯片有一定的概率会出现故障。芯片越大，失败的机会就越大。

CP:的英文全称是Circuit Probing and Chip Probing，也称为晶圆测试。测试对象是整个晶圆中的每个Die。目的是保证整个晶圆中的每个Die都能基本满足器件的特性或设计规范。书，通常包括电压、电流、时序和功能的验证。可用于测试fab工厂制造的工艺水平。

FT：英文全称是Final Test，是芯片出厂前的最后一次拦截。测试对象是封装好的芯片。 CP测试后进行封装，封装后进行FT测试。可用于检验封装厂的工艺水平。

Wafer out：意味着晶圆已经在fab（晶圆厂）生产出来，设计好的集成电路已经在硅基上制造出来，即将开始封装测试阶段。

引线键合（Wire Bonding）：引线键合（压焊，又称捆扎、邦定、丝焊）是指利用金属线（金线、铝线等），利用热压或超声波能量来完成内部的连接。固态电路的布线，即芯片与电路或引线框架之间的连接。

倒装芯片：倒装芯片又称倒装芯片，是将锡铅球沉积在I/Opad上，然后将芯片翻转过来并加热，使熔化的锡铅球与陶瓷基板结合在一起。

如果以流片作为芯片验证的节点，则可以分为流片前验证和流片后验证。

流片前验证：全称为Pre-Silicon验证，是指基于各种仿真平台（FPGA、PXP、HAPS、ZeBU等）验证芯片的功能、性能、功耗是否满足设计目标。和位文件以准备流片。

硅后验证：称为Post-Silicon验证，是指Foundry已经完成了工程样品的制作。工程团队已获得工程样品并对工程样品进行验证，以确定样品是否满足设计目标，为芯片量产做好准备。

审稿人：彭静