双电阻和三电阻的采样方案比较常见,原理也比较简单。随着成本压力和技术进步,单电阻采样方法变得越来越普遍。
双电阻和三电阻,为了采样三相电流,必须在零矢量时刻采样。在Ia+Ib+Ic=0的前提下,三相电流形成回路。
单电阻采样不能在零矢量时刻采样,因为在零矢量时刻,唯一的直流电阻采样的电流为零。
另一方面,单电阻采样必须在非零矢量矩处执行。
100 个矢量
七段SVPWM模式下,矢量为100时,A相导通上管,B/C相导通下管。
在电动模式下,电流从A 相高侧MOSFET 流入电机,然后从电机流入B/C 低侧MOSFET。
发电模式下,电流从B/C相下管续流二极管流入电机,从电机经A相上管续流二极管流入直流电容。
无论上述情况如何,流经直流采样电阻的直流电流为Ib和Ic。根据Ia+Ib+Ic=0的前提,可以对Ia进行采样。
110矢量
七段SVPWM模式下,使用110矢量时,A/B相开上管,C相开下管。
在电动模式下,电流从A/B 相上部MOSFET 流入电机,然后从电机流入C 相下部MOSFET。
发电模式下,电流从C相下管续流二极管流入电机,从电机经A/B相上管续流二极管流入直流电容。
不管以上情况,DC-DC电流都是Ic,然后对Ic进行采样。
因此,在同一开关周期内,在两个非零矢量下,直流电流根据不同的矢量代表不同的相电流。矢量与相电流的对应关系如下:
矢量与相电流的对应关系
一个开关周期内有两个样本
如上图所示,在000和111向量下,直流电流为零。此时对直流电阻电压进行采样,只能作为电流采样偏置。
在101和100矢量下,可以分别对相电流进行两次采样,并且由于矢量不同,所以不可能对同一相电流进行两次采样。
对于一次性采样行为,矢量分为两段,一段是相电流的上升和稳定时间,另一段是在进行ADC 采样之前电流稳定的时间。因此,采样点并不固定,采样电流及对应关系也与SVPWM矢量密切相关。
电流采样环路延迟
电流采样的延迟具体包括以下几个环节:
Tr 上升时间由运放的压摆率决定,us电平
Ts 运放输出稳定时间,us 电平
TPD MOS栅极驱动器的传播延迟,ns级
TSH ADC 采样、保持、转换时间、us 电平
TDT开关器件的开关延迟和死区,us级
一般情况下,在确定采样点时,需要考虑上述延迟。因为所有的采样点都是根据MCU的计数器来确定的,但是最终执行到开关元件再到最后的运放建立输出时存在上述延迟。重点是运算放大器的输出,以及开关器件执行的延迟和死区时间引起的偏移。
另外,ADC触发采样后,应预留足够的宽度用于ADC的保持和转换。
当在某些矢量情况下采样宽度不够时,必须对计算出的矢量进行偏移,以移动足够的脉冲宽度以进行采样。这就是单电阻采样的难点。
压摆率直接决定运放从输入到输出上升的时间。其稳定时间取决于运算放大器的带宽、增益和精度等其他指标。
运算放大器输入到输出
以上图为例,绿色为检测电压,到运放的1.2V输出有800ns的延迟,表明其压摆率为:1.2V/800ns=1.5V/us,即一个低指标。
以凌芯微的LCM32F037系列为例,压摆率达到5V/us,保证运放输出能够快速建立。
联芯微型MCU内置运放
TI常用的单电阻采样电路如下:
TI单电阻采样电路上图是经典的差分放大电路。直流母线分流器是单个电阻器。 R25+R106和R26+R108、R109、R52组成差分放大电路。 +3.3VD 提供直流偏置。
大家需要注意的是,整个采样电路的输入端口只有一颗差分滤波电容C17,C84是共模噪声抑制电容。
当R25=R26=100ohm,C17=3.3nF时,运放输入输出波形如下:
运放稳定时间976ns
运放的上升和稳定时间约为976ns。蓝色是流过电阻的电压。由于电路板的寄生电感和开关器件的耦合,会产生较大的尖峰,因此需要C17进行滤波,并设置较低的滤波器截止频率。虽然上升时间较长,但能快速稳定,防止运放输出振荡。
如下图所示,R25=R26=100ohm,C17=330pF,可以快速上升496ns,但运放输出会振荡,需要一定的稳定时间。
运放输出振荡
如前所述,当有两个非零矢量时,单电阻采样必须采样两相电流。如下图所示,粉色是运放的输出电压,因为运放电路设计得当。因此,运放输出很快建立并稳定,ADC 可以采样实际电流:
非零矢量峰值偏移采样
如下图所示,如果ADC性能好,采样电路噪声小,即使采样窗口只有1.24us也能采样到相电流。这种情况,说实话,我觉得还是比较极端的。一般可以做到3us,已经很不错了。
采样窗口仅为1.24us
下图中,我不明白为什么死区会导致电流延迟出现?这里必须考虑偏移采样点。
采样窗口外的电流偏移
实际项目中,除了适当的采样窗口、采样点数、电路设计外,还需要对采样增益和采样偏置进行修正,有效提高采样精度:
抽样误差
双电阻/三电阻采样
对于双阻或三阻采样,由于采样是在零向量的中间进行,可以留下更大的脉冲宽度,因此单阻采样需要更高的运放带宽。
双电阻采样点
双阻采样还需要校正采样增益和采样偏移。修正前后的误差对比如下:
双电阻采样误差校正比较
凌芯微单电阻采样
凌芯微的单电阻设计与TI类似。除C35的100pF滤波电容外,没有其他电容。特别是OPA0N/OPA0P,绝对不能加滤波电容到地。这将直接改变电阻上电压的波形,最终影响运放输出的建立,导致采样失败。不要在MOS DS上加电容,这可能会导致电流波形失真,因为单电阻采样对流经电阻的电流信号非常敏感。
C35滤波后的电压直接输入MCU,内置运算放大器和差分放大电阻,集成度相当高。
连接到MCU 的运算放大器
运放内部结构
运放的内部结构如上图所示。它通过OP0P和OP0N输入到运放。内部电阻R1为15k。 R2可通过寄存器配置为15k~480k,放大倍数为1~32倍。 ADC_REF/2、运放输出和ADC、比较器和输出的集成偏置电压可灵活配置。